| 講座名 | 場所 | 定員 | 開催日 | 締切日 |
|---|---|---|---|---|
| ZYBOを使ったカラーバー発生回路作成 | 新横浜(hdLab) | 8 | 2026/11/04 | 終了 |
| [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | オンライン | 12 | 2026/11/05 | 終了 |
| FPGA向けRTL設計スタイルガイドセミナー | 新横浜(hdLab) | 8 | 2026/11/05 | 終了 |
| OS and Hypervisors in Adaptive SoCs | 新横浜(hdLab) | 8 | 2026/11/05 | 終了 |
| Zynq SoC システムアーキテクチャ | オンライン | 12 | 2026/11/05 | 終了 |
| Vivado Design Suite でのタイミング制約と解析 | オンライン | 12 | 2026/11/09 | 2026/10/29 |
| PCI Express デザイン | オンライン | 12 | 2026/11/10 | 2026/10/30 |
| Vivado Design Suite でのタイミング クロージャ | オンライン | 12 | 2026/11/10 | 2026/10/30 |
| Zynq UltraScale+ MPSoC ハードウェアデザイン | オンライン | 12 | 2026/11/10 | 2026/10/30 |
| Designing with SystemVerilog | オンライン | 12 | 2026/11/12 | 2026/11/04 |
| Versal Gen2 アーキテクチャ | オンライン | 12 | 2026/11/12 | 2026/11/04 |
| Migrating to the Vitis Unified IDE | 新横浜(hdLab) | 8 | 2026/11/13 | 2026/11/05 |
| Spartan UltraScale+ FPGA: Architecture | オンライン | 12 | 2026/11/17 | 2026/11/09 |
| ソフト＆ハード システム設計セミナー | オンライン | 12 | 2026/11/17 | 2026/11/09 |
| Zynq SoC エンベデッドシステム開発 | オンライン | 12 | 2026/11/19 | 2026/11/11 |
| デザイン クロージャ テクニック デザイン＆パワー | オンライン | 12 | 2026/11/19 | 2026/11/11 |
| AIE-ML v2 Architecture and Design Flow | オンライン | 12 | 2026/11/24 | 2026/11/13 |
| タイミングクロージャテクニックPart1 | オンライン | 12 | 2026/11/25 | 2026/11/16 |
| タイミングクロージャテクニックPart2 | オンライン | 12 | 2026/11/26 | 2026/11/17 |
| Yoctoを使用した組み込みLinux開発 | オンライン | 12 | 2026/11/27 | 2026/11/18 |
| Embedded Heterogeneous Design | オンライン | 12 | 2026/12/01 | 2026/11/20 |
| Embedded Systems Software Design Basic | 新横浜(hdLab) | 8 | 2026/12/01 | 2026/11/20 |
| Vitis HLSを使った高位合成 | オンライン | 12 | 2026/12/03 | 2026/11/25 |
| Yoctoを使用した組み込みLinux開発 | 新横浜(hdLab) | 8 | 2026/12/03 | 2026/11/25 |
| ソフト＆ハード設計実装セミナー | 新横浜(hdLab) | 8 | 2026/12/04 | 2026/11/26 |
| Verification with SystemVerilog | オンライン | 12 | 2026/12/08 | 2026/11/30 |
| [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | オンライン | 12 | 2026/12/10 | 2026/12/02 |
| Vitis Model Composer | 新横浜(hdLab) | 8 | 2026/12/10 | 2026/12/02 |
| Zynq UltraScale+ MPSoC Boot and Platform Management | 新横浜(hdLab) | 8 | 2026/12/14 | 2026/12/04 |
| Vivado ロジック解析を使用したデバッグ 基礎編 | 新横浜(hdLab) | 8 | 2026/12/21 | 2026/12/11 |
| Vivado Design Suite でのFPGA設計導入 | 新横浜(hdLab) | 8 | 2026/12/22 | 2026/12/14 |
2026年10月29日時点
実施トレーニングカテゴリ
FPGAデバイス&ツール
FPGAが初めての方から大規模な回路設計をされる方までを対象としたコース群です。このカテゴリでは、デバイスアーキテクチャや設計手法を学習するコース群と開発ツールの使い方を学習するコース群に大別されます。
DSP
AMDのVivadoに含まれるHLSツールを使用したC言語による高位合成を学習するコースです。本コースはツールバージョンが古いため、”アドバンスコース”内のVitis関連の高位合成コースをお勧めします。
エンベデッド
Arm CPUコア内蔵のZynq-7000デバイスを設計するためのコース群です。デバイス内部構成、CPUハードウェア設計、ソフトウェア設計、Linux実装など各種コースがあります。また、AMDオリジナルCPUコアのMicroBlazeのコースもあります。
高速インターフェイス
AMDのPCI Expressコアをアプリケーションで使用する方法を学習するコースです。
アドバンスド
AMDの先進技術を学習するコース群です。
アドバンスドに含まれるカテゴリ
- Verasl関連（各種アーキテクチャ）
- Kria SOM関連
- エンベデッド関連（Zynq MPSoC関連、Zynq-7000アドバンス関連）
- Vitis関連（AI、アクセラレーション、高位合成、Zynq MPSoC等プラットフォーム作成）
HDLABトレーニング
AMDトレーニングを提供する認定トレーニングプロバイダであるエッチ・ディー・ラボ社のサイトです。