| 講座名 | 場所 | 定員 | 開催日 | 締切日 |
|---|---|---|---|---|
| FPGA向けRTL設計スタイルガイドセミナー | 新横浜(hdLab) | 12 | 2025/10/27 | 終了 |
| Vivado Design Suite でのUltraFast設計手法 | オンライン | 12 | 2025/10/28 | 終了 |
| Vitis HLSを使った高位合成 | オンライン | 12 | 2025/10/30 | 終了 |
| Vivado Design Suite でのインプリメント手法 | オンライン | 12 | 2025/10/30 | 終了 |
| Designing with SystemVerilog | オンライン | 12 | 2025/11/4 | 終了 |
| Kria KV260 入門 | 新横浜(hdLab) | 8 | 2025/11/5 | 終了 |
| Kria KV260 Vision AI | 新横浜(hdLab) | 8 | 2025/11/6 | 終了 |
| Vivado Design Suite でのタイミング制約と解析 | オンライン | 12 | 2025/11/6 | 終了 |
| Vivado Design Suite でのタイミング クロージャ | オンライン | 12 | 2025/11/7 | 終了 |
| Embedded Heterogeneous Design | オンライン | 12 | 2025/11/11 | 2025/10/30 |
| ソフト＆ハード設計実装セミナー | 新横浜(hdLab) | 8 | 2025/11/11 | 2025/10/30 |
| Versal Gen2 アーキテクチャ | オンライン | 12 | 2025/11/13 | 終了 |
| Vivado Design Suite ツールフロー | オンライン | 12 | 2025/11/13 | 2025/11/4 |
| Spartan UltraScale+ FPGA: Architecture | オンライン | 12 | 2025/11/17 | 2025/11/6 |
| [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | オンライン | 12 | 2025/11/18 | 2025/11/7 |
| PCI Express デザイン | オンライン | 12 | 2025/11/20 | 2025/11/11 |
| Versal AI Engine 3: Kernel Programming and Optimization | オンライン | 12 | 2025/11/20 | 2025/11/11 |
| Zynq UltraScale+ MPSoC ハードウェアデザイン | オンライン | 12 | 2025/11/25 | 2025/11/13 |
| Embedded Systems Software Design Basic | 新横浜(hdLab) | 8 | 2025/11/26 | 2025/11/14 |
| Embedded Systems Software Design OS | 新横浜(hdLab) | 8 | 2025/11/28 | 2025/11/18 |
| Verification with SystemVerilog | オンライン | 12 | 2025/12/2 | 2025/11/20 |
| Vivado Design Suite でのFPGA設計導入 | 新横浜(hdLab) | 8 | 2025/12/2 | 2025/11/20 |
| Zynq SoC システムアーキテクチャ | オンライン | 12 | 2025/12/2 | 2025/11/20 |
| Versal adaptive SoC: Quick Start | オンライン | 12 | 2025/12/4 | 2025/11/25 |
| Versal adaptive SoC:アーキテクチャ | オンライン | 12 | 2025/12/8 | 2025/11/27 |
| Versal adaptive SoC:デザインメソドロジーPart1 | オンライン | 12 | 2025/12/10 | 2025/12/1 |
| ZYBOを使ったカラーバー発生回路作成 | 新横浜(hdLab) | 8 | 2025/12/10 | 2025/12/1 |
| [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | オンライン | 12 | 2025/12/11 | 2025/12/2 |
| Vivado ロジック解析を使用したデバッグ 基礎編 | 新横浜(hdLab) | 8 | 2025/12/11 | 2025/12/2 |
| Versal adaptive SoC:デザインメソドロジーPart2 | オンライン | 12 | 2025/12/12 | 2025/12/3 |
| Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 新横浜(hdLab) | 8 | 2025/12/12 | 2025/12/3 |
| ARTYを使用したMicroBlaze-v開発入門 | 新横浜(hdLab) | 8 | 2025/12/15 | 2025/12/4 |
| Migrating to the Vitis Unified IDE | 新横浜(hdLab) | 8 | 2025/12/16 | 2025/12/5 |
| Zynq SoC エンベデッドシステム開発 | オンライン | 12 | 2025/12/16 | 2025/12/5 |
| Versal Adaptive SoC:ネットワーク オン チップ | オンライン | 12 | 2025/12/17 | 2025/12/8 |
| デザイン クロージャ テクニック デザイン＆パワー | オンライン | 12 | 2025/12/18 | 2025/12/9 |
| タイミングクロージャテクニックPart1 | オンライン | 12 | 2025/12/22 | 2025/12/11 |
| ソフト＆ハード システム設計セミナー | 新横浜(hdLab) | 8 | 2025/12/23 | 2025/12/12 |
| タイミングクロージャテクニックPart2 | オンライン | 12 | 2025/12/23 | 2025/12/12 |
2025年10月30日時点
実施トレーニングカテゴリ
FPGAデバイス&ツール
FPGAが初めての方から大規模な回路設計をされる方までを対象としたコース群です。このカテゴリでは、デバイスアーキテクチャや設計手法を学習するコース群と開発ツールの使い方を学習するコース群に大別されます。
DSP
AMDのVivadoに含まれるHLSツールを使用したC言語による高位合成を学習するコースです。本コースはツールバージョンが古いため、”アドバンスコース”内のVitis関連の高位合成コースをお勧めします。
エンベデッド
Arm CPUコア内蔵のZynq-7000デバイスを設計するためのコース群です。デバイス内部構成、CPUハードウェア設計、ソフトウェア設計、Linux実装など各種コースがあります。また、AMDオリジナルCPUコアのMicroBlazeのコースもあります。
高速インターフェイス
AMDのPCI Expressコアをアプリケーションで使用する方法を学習するコースです。
アドバンスド
AMDの先進技術を学習するコース群です。
アドバンスドに含まれるカテゴリ
- Verasl関連（各種アーキテクチャ）
- Kria SOM関連
- エンベデッド関連（Zynq MPSoC関連、Zynq-7000アドバンス関連）
- Vitis関連（AI、アクセラレーション、高位合成、Zynq MPSoC等プラットフォーム作成）
HDLABトレーニング
AMDトレーニングを提供する認定トレーニングプロバイダであるエッチ・ディー・ラボ社のサイトです。