AMD FPGA関連製品の技術トレーニング受講について

Ver 1.5

2026.10.19　アヴネット(株)　第2統括本部　半導体第1事業部



アジェンダ

1．はじめに

- AMD FPGA関連製品の技術トレーニング
- HDLAB社 トレーニングコース例

2．受講手順

- トレーニング受講　手順概要
- トレーニング受講手順詳細
- 各種お問合せ・ご相談

付録

- トレーニングクレジット(TC)とは

改版履歴

１．はじめに

AMD FPGA関連製品の技術トレーニング

- AMD社認定のトレーニング会社が技術トレーニングを提供
  - 日本では、HDLAB社が実施
- 多彩なコースを定期的に実施
  - AMD系コース：https://hdlab.com/xilinx_training/new_category/#lang
    - 参考：一般設計コースも実施：https://hdlab.com/top/training#hdlabt
    - 本資料では、AMD系コースについて解説
- 実施形式
  - オンライン or 対面（トレーニングルーム）or　オンデマンド（ビデオ視聴）
  - コース毎に形式を設定
- 受講費用
  - 全コース有償　コース毎に費用設定
  - 支払方法　トレーニングクレジット(TC)、or　現金（指定口に座振込）
    “トレーニングクレジット(TC)“ の解説は付録を参照

トレーニングコース例（定期開）

AVNET

[トレーニングコース一覧へ]

HDL言語と検証			TC数	現金価格*
[言語]				
		[Verilog] XILINX/Vivadoツールを使ったRTL設計初級★	12TC	¥132,000
		[VHDL] XILINX/Vivadoツールを使ったRTL設計初級★	12TC	¥132,000
		FPGA向けRTL設計スタイルガイドセミナー★	12TC	¥132,000
		Designing with SystemVerilog	12TC	¥132,000
[検証]				
		Verification with SystemVerilog	12TC	¥132,000

FPGAとVivadoツール			TC数	現金価格*
[デバイス]				
	休止中	7 シリーズ FPGA デザイン		
	休止中	UltraScale アーキテクチャ FPGA デザイン		
	New!	Spartan UltraScale+ FPGA: Architecture	12TC	¥132,000
[IP]				
		PCI Express デザイン	12TC	¥132,000
[Vivado初級]				
		Vivado Design Suite ツールフロー	6TC	¥66,000
		Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門★	6TC	¥66,000
		Vivado Design Suite でのFPGA設計導入	12TC	¥132,000
		Vivado Design Suite でのタイミング制約と解析	6TC	¥66,000
		Vivado Design Suite でのタイミング クロージャ	6TC	¥66,000
		Vivado ロジック解析を使用したデバッグ 基礎編	6TC	¥66,000
	New!	Vivado AI Assistant	6TC	¥66,000

[Vivado中級]				
	コラボ	ZYBOを使ったカラーバー発生回路作成	6TC	¥66,000
		Vivado Design Suite でのUltraFast設計手法	6TC	¥66,000
		Vivado Design Suite でのインプリメント手法	6TC	¥66,000
		タイミングクロージャテクニックPart1	6TC	¥66,000
		タイミングクロージャテクニックPart2	6TC	¥66,000
	Renewal	デザイン クロージャ テクニック デザイン&パワー	6TC	¥66,000
		IP インテグレーターツールによる設計	6TC	¥66,000
		Vivado ロジック解析を使用したデバッグ テクニック	12TC	¥132,000
		Vivado Design Suite でのパーシャルリコンフィギュレーション	6TC	¥66,000

MPSoC/SoM			TC数	現金価格*
[MPSoC]				
		Zynq UltraScale+ MPSoC システムアーキテクチャ	12TC	¥132,000
		Zynq UltraScale+ MPSoC ハードウェアデザイン	12TC	¥132,000
		Zynq UltraScale+ MPSoC Boot and Platform Management	12TC	¥132,000
		OS and Hypervisors in Adaptive SoCs	12TC	¥132,000
		Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション	12TC	¥132,000
[Kria SoM]				
		Kria KV260 入門	10TC	TCのみ
		Kria KV260 Vision AI	12TC	¥132,000

トレーニングコース例（定期開催）

AVNET

[トレーニングコース一覧へ]

SoCとVitisツール		TC数	現金価格*
[エンベデッド入門]			
	ARTYを使用したMicroBlaze-V開発入門★	6TC	¥66,000
コラボ	ソフト&ハード設計実装セミナー★	6TC	¥66,000
コラボ	ソフト&ハード システム設計セミナー★	16TC	¥176,000
[Zynq 7000 SoC]			
	Zynq SoC システムアーキテクチャ	**12TC**	**¥132,000**
	Zynq SoC エンベデッドシステム開発	**12TC**	**¥132,000**
[Vitis Embedded 入門]			
	Migrating to the Vitis Unified IDE	6TC	¥66,000
	Embedded Systems Software Design Basic	12TC	¥132,000
	PetaLinuxツールを使用したエンベデッドデザイン	8TC	¥107,800
	Yoctoを使用した組み込みLinux開発	6TC	¥66,000
	Embedded Development Framework (EDF)	6TC	¥66,000
[Vitis Unifed Software Platform]			
	Vitis HLSを使った高位合成	12TC	¥132,000
	Vitis Model Composer	12TC	¥132,000
	VITISアクセラレーション開発	12TC	¥132,000
	VitisAIプラットフォーム	12TC	¥132,000

Versal Adaptive SoC		TC数	現金価格*
[Quick Start]			
	UltraScale+デバイスからVersalアダプティブSoC への移行	6TC	¥66,000
	Versal adaptive SoC: Quick Start	6TC	¥66,000
	Versal AI Engine: Quick Start	6TC	¥66,000
[Versal]			
	Versal Adaptive SoC:アーキテクチャ	12TC	¥132,000
New!	Versal Gen2 アーキテクチャ	12TC	¥132,000
	Versal adaptive SoC:デザインメソドロジーPart1	12TC	¥132,000
	Versal adaptive SoC:デザインメソドロジーPart2	6TC	¥66,000
	Versal Adaptive SoC:ネットワーク オン チップ	6TC	¥66,000
	Embedded Heterogeneous Design	12TC	¥132,000
[AI Engine]			
	Versal AI Engine 1: アーキテクチャとデザインフロー	12TC	¥132,000
	Versal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング	12TC	¥132,000
	Versal AI Engine 3: Kernel Programming and Optimization	12TC	¥132,000
New!	AIE-ML v2 Architecture and Design Flow	6TC	¥66,000

トレーニングコース例（オンデマンド）

AVNET

オンデマンドコース一覧へ

カテゴリ	Courseへのリンク	日程	会場、受講料	状況
RTL	[Verilog] Xilinx/Vivadoツールを使った RTL設計初級	随時	オンデマンド TC：8TC 現金：¥107,8(	
RTL	[VHDL] Xilinx/Vivadoツールを使った RTL設計初級	随時	オンデマンド TC：8TC 現金：¥107,8(	
RTL	Verification with SystemVerilog	準備中	オンデマンド TC：8TC 現金：¥107,8(	
RTL	Designing with SystemVerilog	準備中	オンデマンド TC：8TC 現金：¥107,8(	
Vivado	PCI Express デザイン	随時	オンデマンド TC：12TC 現金：¥132,0(	
Vivado	Vivado Design Suite ツールフロー	随時	オンデマンド TC：4TC 現金：¥53,90(	
Vivado	Vivado Design Suite でのFPGA設計導入	随時	オンデマンド TC：8TC 現金：¥107,8(	
Vivado	Vivado Design Suite でのUltraFast設計	随時	オンデマンド TC：4TC	

カテゴリ	Courseへのリンク	日程	会場、受講料	状況
CPU	たマルチメディアソリューション	随時	現金：¥132,000	受付中
CPU	Kria KV260 Vision AI	随時	オンデマンド TC：12TC 現金：¥132,000	受付中
	Versal adaptive SoC: Quick Start	随時	オンデマンド TC：6TC 現金：¥66,000	受付中
	Versal adaptive SoC:アーキテクチャ	随時	オンデマンド TC：12TC 現金：¥132,000	受付中
	Versal adaptive SoC:デザインメソドロジー	随時	オンデマンド TC：12TC 現金：¥132,000	受付中
	Versal Adaptive SoC:ネットワーク オンチップ	随時	オンデマンド TC：6TC 現金：¥66,000	受付中
	Embedded Heterogeneous Design	随時	オンデマンド TC：12TC 現金：¥132,000	受付中

2．受講手順

トレーニング受講　手順概要

コース選択から受講申し込みまでの手順（概要）は、以下になります。

1．受講したいトレーニングの選択
2．受講費用の確認[注1)]
3．費用支払い方法を決める[注2)]
4．トレーニング申込
5．申込後HDLAB社から受付完了メールが送付される。

注１）受講費用は前払いです。

注２）トレーニングクレジットの購入か、HDLAB口座への現金振込みの2種があります。


トレーニングクレジットの場合は、受講申し込み前に購入が完了している必要があります。

トレーニング受講手順詳細 1

1．受講したいトレーニングの選択


HDLAB Webページより受講したいコースを選定

https://hdlab.com/xilinx_training/



トレーニング受講手順詳細２a

２．費用の確認
　複数の方法で確認可能
　１）カテゴリー一覧ページで受講費用を確認



カテゴリー一覧

※2024年6月　カテゴリ分類を見直しました。※

【重要】トレーニング受講料改定のお知らせ (2026年10月

HDL言語と検証	TC数	現金価格*
[言語]		
[Verilog] XILINX/Vivadoツールを使ったRTL設計初級★	12TC	¥132,000
[VHDL] XILINX/Vivadoツールを使ったRTL設計初級★	12TC	¥132,000
FPGA向けRTL設計スタイルガイドセミナー★	12TC	¥132,000
Designing with SystemVerilog	12TC	¥132,000

TC（トレーニングクレジット）[注1)] での支払い
- アヴネットから事前購入
- 1TC単位で購入可能
- 1TCの価格は、アヴネットに要問合せ


現金での支払い
- HDLABの指定口座にお客様が直接振込み

注1）TCの解説は 付録 を参照
注2）費用はコースにより異なる

トレーニング受講手順詳細２b

２．費用の確認


２）トレーニング日程ページで受講費用を確認



トレーニング受講手順詳細２c

２．費用の確認

３）トレーニングコースページの ”コース詳細” タブで受講費用を確認



TC (トレーニングクレジット) 注1) での支払い
- アヴネットから事前購入
- 1TC単位で購入可能
- 1TCの価格は、アヴネットに要問合せ

現金での支払い
- HDLABの指定口座にお客様が直接振込み

注1）TCの解説は 付録 を参照
注2）費用はコースにより異なる

トレーニング受講手順詳細３

３．費用支払い方法を決める

お客様のお支払い可能な（経理処理可能な）方法に合わせて、以下2種からお選びください。

１）トレーニングクレジット(TC)での支払い

コース申込前に必要数量のトレーニングクレジットの購入完了が必要

トレーニングクレジットの番号発行まで受注から2-3日必要。

購入等お問合せは、AMD FPGA関連製品トレーニング担当・松本(Yasuaki.Matsumoto@avnet.com)まで

２）現金支払い


HDLAB社へ直接振込み支払い（受講申し込み後にHDLAB社から振込み先の連絡あり）

＊参考情報

HDLAB社　【トレーニング費用】ページ　https://hdlab.com/xilinx_training/trainingfee/

トレーニング受講手順詳細４a

４．トレーニング申込
コースページの【受付中】アイコンをクリックし申込フォームへ移動
必要事項を記入して受講申込を実施



支払方法の記入は必須

お支払方法 [必須] 詳細については 受講規約 をご確認下さい。	○現金振込(hdLab社へお振込み) ※請求書を発行します ○XPAトレーニングクレジット(TC) ○XPAトレーニングクレジット(TC)と現金振込 ※請求書を発行しま ○上記以外
請求書[現金の場合要選択] 「現金振込(hdLab社へお振込み)」または「XPAトレーニングクレジット(TC)と現金振込」を選択した場合必ず指定してください。	●PDFデータ(原本不要) ○原本を郵送 ○PDFデータと原本郵送の両方 ○TCでの支払いのため不要 ※ 2024年1月1日のお申込み分より、 「原本の郵送」「PDFデータと原本郵送の両方」につきましては、 発送手数料440円(税込)をご請求させていただきます。
TC番号1 複数のTCを組み合わせてご使用になる場合は、それぞれの使用数もご入力下さい。	TC番号について、(1)~(3)をご確認後、入力をお願いいたします。 (1)有効期限：有効期限が2週間以上あること (2)残数：残りのTC数がお申込みコースのTC数に対して不足していな (3)購入先：入力いただいているお取引販売代理店であること

コース名	FPGA向けRTL設計スタイルガイドセミナー
日時	11月5日(木)-6日(金) 10:00~18:00
場所	新横浜(hdLab)
受講料	TC=12 or 120000円 (税込 132000円)

お名前 [必須]	(例)山田 太郎
お名前(カナ) [必須]	(例)ヤマダ タロウ
お名前(英字) [必須] 名前⇒姓の順番でご入力下さい。	(例)Taro Yamada
会社名 [必須]	(例)株式会社エッチ・ディー・ラボ

トレーニング受講手順詳細４b
(受講申込み時のTC情報入力)

- 受講申込時
  TC情報入力



トレーニング受講手順詳細 5

5．申込後HDLAB社から受付完了メールが送付される。

件名(U)　【お申込受付(22-141)】11/15「Zynq UltraScale MPSoC ハードウェアデザイン」(オンライン)

株式会社　XXXX
AAAA　BBBB　様

この度は、11/15「Zynq UltraScale+ MPSoC ハードウェアデザイン」に
お申込みいただき、誠にありがとうございます。

受講までの手順について、以下の通りご案内させていただきますので、
ご確認ください。
また、下記ページも再度ご確認くださいますようお願いいたします。
https://hdlab.com/xilinx_training/sitemap/aboutonline/

1. 請求書の送付
請求書は本日発行いたしました。
請求書の PDF データを添付いたしますので内容をご確認ください。

講座実施確定後(11 月 8 日頃)から 11 月 11 日までに下記指定口座へお振込み願います。
==========
MMMM 銀行　NNNN 支店　普通 9999999　(株)エッチ・ディー・ラボ
※振込手数料はお客様のご負担になりますので、あらかじめご了承ください。
==========

受講受付メール例

2. 接続トライアル
下記のページよりお申込みください。
egist/is?SMPFORM=rhn-lekjrg-
3b984a613a
※希望日は受講日前日までの日程をお選びください。
※初めてオンラインにて受講する方、接続環境が前回と異なる方が対象です。
ご不明点等ございましたら、ご連絡くださいますようお願いいたします。

3. オンライン受講用 URL 等のご連絡
ご入金確認後、開催日の前日までにメールにてご連絡いたします。

4. 講座テキストの送付について
11 月 11 日到着にてご指定の住所へ発送を予定しておりますので、
11 月 11 日中に届かない場合はご連絡くださいますようお願いいたします。

5. キャンセルについて
お申込内容の変更、キャンセルは原則的にご遠慮いただいております。
やむを得ず欠席される場合でも、受講料(現金、TC に係らず)は
返金いたしかねますので、以下をご検討くださいますようお願いいたします。
(1) 代理の方にご受講いただく(受講者の変更)
(2) テキストの送付をもって、受講としていただく
(3) hdLab 主催クラスの別日程へご変更いただく(受講日の変更)
(4) (1)～(3)でご対応いただけない場合は、別途ご連絡ください。

各種お問合せ・ご相談

AMD FPGA関連製品のトレーニングに関する

各種お問い合わせ・ご相談は、

アヴネット・松本まで

Yasuaki.matsumoto@avnet.com

付録

トレーニングクレジット(TC)とは

トレーニングクレジット（TC)

- トレーニングクレジット（TC）とは
  - AMD社が購入者に付与する特定の番号（受講費用支払いに使用）
  - 受講前購入が必要
    - 単位金額ごとに保有数（TC数）が設定される。
    - 必要TC数はコース毎に設定
    - ¥15,500- = 1TC (2026年10月現在）
    - TC数の例：¥62,000-でTCを購入　購入者に4TCが付与される
  - 購入後AMD社がTC情報メールを購入者に配信（例：次ページ参照）
  - コース申込時TC番号を使用

- 用語
  - TC番号 (Agreement#)　：6桁の数字（番号はAMD社が付与）
  - 有効期限　：購入日より1年間（365日間）
  - TC数　：クレジットの保有単位数

購入者に配布されるメール例

メールタイトル

Training Credit Agreement Created

XP XilinxProdLMS Partner Training Central <XilinxProdLMS@netexam.com>
宛先

Customer Training

Training Credit Agreement Notification

お客様情報

- View Classes
- Contact your ATP
- Contact the Registrar

Dear　お客様名

Your training credit number, expiration date, and balance are provided below.

Please remember that training credits are redeemed by class attendance,
and not by reservations; credits expire on the date indicated below.

If you are not the credit owner, please contact the registrar, so we can change our records.

TC番号　有効期限の例

Agreement number: [redacted], expires **April 25, 2023**

Initial Training Credits =10　購入TC数
Training Credits Used =0　使用済数
Training Credits Reserved = 0　使用予約数
Training Credits Remaining =10　未使用数

改版履歴

改版履歴

バージョン	改版日	内容
1.0	2022/10/27	初版リリース
1.1	2023/2/2	"AMD-Xilinx"表記廃止に伴う該当表記部分の変更
1.2	2023/9/2	表紙ページの部署名変更 "付録"セクション"トレーニングクレジット（TC)"スライドの”TC数の例”項目の金額の誤記修正
1.3	2024/6/15	P.4　AMD系コース、一般設計コースのリンク変更 P.5　トレーニングコース例　内容全面変更 P.8　全面変更 P.9　全面変更 P.10 - P.11　追加 P.12　”＊参考情報”部分追加 P.19　TC価格、TC数の例を更新
1.4	2026/4/1	P.5　全面更新 P.6　新規追加 P.20　1TCの価格の確認日付の更新
1.5	2026/10/19	P.4　"実施形式" に "オンデマンド" を追加 P.5-6　2026/10/15現在の情報に更新 P.7　新規追加（オンデマンドコース例） P.10-13　全面変更 P.15-16　画像更新

Thank You