當 AI 叢集邁向 1.6T：別只看 GPU，IP&E 才是資料中心的「隱形匯流排」
在 2026 年的智慧運算中心領域，市場仍持續競逐「GPU 數量、HBM 頻寬、液冷 PUE」。然而，到了機櫃實際交付階段，真正卡住進度的往往不是運算晶片，而是 GPU → NIC/SuperNIC → Switch 鏈路上那些看似不起眼的線纜、連接器與 Retimer。
隨著 800G 部署加速，1.6T 連接埠已開始在 ToR／Leaf 交換器上嶄露頭角，單通道速率也朝 200G PAM4 邁進，使板級走線的訊號完整性裕量被壓縮至極限。雖然「光進銅退」是長期趨勢，但目前的實際部署仍以機架內及相鄰機架優先採用 AEC（主動式電纜），跨機櫃排則由可插拔光模組主導；CPO／NPO 也正作為下一代演進方向，在領先廠商中加快驗證。在此趨勢下，唯有打通 IP&E 與光電互連生態，才能將「標稱頻寬」真正轉化為「有效吞吐量」。
AEC 與 Retimer：中短距互連的「效能放大器」
AI 叢集規模持續擴大，也帶來日益嚴峻的實體層挑戰：GPU 與 NIC／Switch 之間的互連距離不斷拉長，訊號速率則從 56G PAM4 演進至 100G PAM4，並持續朝 200G PAM4 邁進。在此背景下，傳統無源銅纜的衰減急遽增加，有效傳輸距離大幅縮短，已難以滿足機櫃內跨節點互連的鏈路裕量需求。
因此，中短距互連正從「無源」加速轉向「有源」。安富利以 Marvell DSP／Retimer 打造的 800G AEC 主動式電纜方案，支援高速 PAM4 訊號的重定時、均衡與補償，可有效延伸銅纜傳輸距離、提升鏈路穩定性，並支援 OSFP、QSFP-DD 等主流 800G 互連規格。
可插拔光模組與光互連：跨排互連的「頻寬走廊」
AEC 守住了機櫃內及相鄰機架的中短距互連，但 AI 叢集的規模遠不止於此。跨機櫃排的長距互連，以及 ToR 交換器上行至 Spine 的鏈路，仍是可插拔光模組的主要應用領域。
然而，隨著 1.6T 連接埠加速導入，光模組的技術路線也出現明顯分化。傳統搭載 DSP 的方案，在 1.6T 時代功耗已攀升至 25W，甚至達到 30W，散熱因而成為機箱設計的硬性限制。LPO（線性可插拔光模組）透過移除模組內的 DSP／Retimer，並將均衡功能交由主機 SerDes 處理，可大幅降低模組功耗；CPO（共封裝光學）則將光學引擎移至交換 ASIC 附近，進一步縮短電氣通道，降低長距離 PCB 走線造成的損耗。兩條路線的共同目標，都是降低每位元傳輸的功耗與延遲；代價則是更高的互通性要求、更嚴格的主機 SerDes 能力門檻，以及更複雜的維運與校準流程。
無論採用哪一種路線，光模組內部的控制與管理都承受更高壓力。AI 資料中心的頻寬利用率通常超過 80%，萬卡叢集若發生一次訓練回滾，損失可能高達數百萬元人民幣，對模組可靠性與可維護性提出極高要求。當速率從 800G 邁向 1.6T，模組 MCU 的時脈、儲存容量與通訊介面頻寬也必須同步升級。安富利合作夥伴 NXP 推出整合 I3C 功能的光模組控制 MCU，搭載兩顆 Cortex-M33 核心，運作頻率為 150MHz，SDR 模式下速率可達 12.5Mbps，為 AI 資料中心提供高效率且可靠的光互連基礎。
高速背板連接器：機框背板的「訊號軌道」
當互連速率邁向 112G PAM4，並朝 224G 世代演進時，訊號完整性的瓶頸也從線纜延伸至背板連接器。訊號經 PCB 走線抵達背板連接器時，阻抗不連續所引起的反射損耗，已成為限制系統位元錯誤率（BER）的關鍵因素之一。在 1.6T 連接埠密度下，接點間距持續縮小，串擾與插入損耗的控制難度也急遽上升。
多項挑戰疊加，使背板連接器成為 AI 叢集高速互連中最嚴峻的技術關卡之一。安富利正將對訊號完整性的深入理解，轉化為可實際部署的解決方案。針對 112G PAM4 世代，安富利與 Amphenol 合作推廣 ExaMAX2 背板連接器，並與 Molex 推進適用於 112G 應用的 Impulse 系列；面向 224G 演進，Amphenol Paladin HD 與 Molex 新一代 Inception 系列，則提供從 112G 升級至 224G 的路徑，為 GPU 叢集與交換器實現高頻寬、低延遲互連，提供實體層保障。
被動元件與供電：瞬態電流下的「穩壓防線」
在資料中心供電端，AI 處理器負載極高且動態變化劇烈，瞬時電流變化率（di/dt）可達每微秒數百安培，甚至上千安培。如此極端的瞬態響應，遠超過 PMIC（電源管理 IC）的閉迴路調節能力；在回授迴路生效之前，核心電壓就可能明顯下降。因此，必須在 GPU／TPU 的電源傳輸網路（PDN）中，就近配置高頻特性優異的 MLCC 與大容量儲能電容，形成多級並聯架構。這些本地儲能元件能在瞬態衝擊下快速釋放能量，填補 PMIC 的響應空窗期，確保核心電壓軌維持在嚴格的容差範圍內。
安富利供應多種被動元件，包括採用新型陽極材料的大容量電容及聚合物鉭質電容等，可有效提升 AI 加速卡在大電流瞬態下的供電穩健性。
運算晶片定義了效能的「天花板」，IP&E 則決定系統能否在極限負載下穩定運作。從 AEC 銅纜、LPO 光模組，到背板連接器與被動元件，這些看似位居邊緣的「配角」，正是 1.6T 時代資料流動的真正基礎。
它們雖然不在運算規格表的中心位置，卻支撐著資料從晶片通往連接埠的每一段路徑。安富利所專注的，正是讓每一吋實體鏈路都能真正落地。
