Micron DDR5 SDRAM 可提升記憶體效能多達 85%，適用新一代伺服器工作負載
DDR5 是至今技術最先進的 DRAM，可提升記憶體效能多達 85%，適用新一代伺服器工作負載。在資料中心系統架構師必須想辦法供應快速成長的處理器核心數量，及日益提高的記憶體頻寬和容量的這個時代，DDR5 具有雙倍記憶體密度，更為穩定可靠，剛好符合應用需求。
受資料集和運算密集型應用程式快速擴展的影響，產生了進階的工作負載，帶動處理器核心數量成長，而目前的 DRAM 技術卻無法提供足夠的頻寬。DDR5 提供的效能是 DDR4 的 1.85 倍，而且可靠性、可用性與服務性 (RAS) 都更為出色，能滿足現代資料中心的需求。
Micron DDR5 技術應用支援計畫 (TEP)
核准的合作夥伴可取得：
- 與其他系統平台合作夥伴建立合作關係，協助其進行 DDR5 支援平台的開發與啟用
-
技術支援和訓練資料
為何選用 DDR5？
- 多核心 CPU 架構使運算效能連年增加
- CPU 核心數增加速度之快，使每個核心的可用記憶體頻寬縮至最小
- DDR4 已達到資料傳輸速率上限，無法繼續擴展記憶體頻寬
- 為符合新一代 x86 CPU 的每核心頻寬需求，需要全新的記憶體架構
- 目前定義的 DDR5 資料傳輸速率最高為 DDR4 的兩倍
DDR5 的優點
- 將裝置和 DIMM 架構完全最佳化，能提供伺服器應用需要的高效能
- 效能全面倍增……資料傳輸速率 3200-6400、每個 DIMM 具備 2 個通道、BL16、提升兩倍的BanK Group
- Same Bank Refresh 可提 6-10%效率
- 3200 時脈下的頻寬比 DDR4 提升約 30%
- DIMM 上的 PMIC 能將本機電源最佳化，解決模組的 PDN 問題
- 記憶體密度擴展
- RAS 強化 (晶片內建 ECC/ECC 透明度和 RFM)
全新功能: DDR5
| 功能 | DDR5 強化功能 |
|---|---|
| 多用途指令 (MPC) | 與初始化/訓練/校正關聯的單一循環指令可跨越多重循環 (擴充設定/保留) 執行，即在開始訓練之前。 |
| 回送 | 一個回送 DQ 和回送 DQS，能讓記憶體控制器測試儀器，以監控傳送至 DRAM 的資料，無需寫入/讀取陣列。 |
| 封裝輸出驅動器測試模式 | 此為選擇性模式，能將 DRAM 封裝特性化，讓主機個別開啟 DM/DQ 訊號的輸出驅動器，同時讓所有其他位元保持終止。 |
| 選擇性更新管理 (RFM) | RH 減少與 DDR4 的目標列更新 (TRR) 概念類似，用於監控每列的多餘 ACT。RFM 則是以每記憶庫的 ACT 為基礎，且主機需追蹤次數。對 DRAM 裝置來說同樣為選擇性，在 MR 中指派。加入「標準」更新之外所需的額外更新層 (RFM)。 |
| Same Bank Refresh (REF_sb) | 允許更新至一個Bank，且不鎖定 BG 內的其他Bank，可大幅改善頻寬/效能。 |
基本架構：DDR5 與 DDR4 比較
| 產品特色 | DDR4 | DDR5 | DDR5 強化功能 |
|---|---|---|---|
| 核心與 I/O | 1.2V | 1.1V | 更低的 VDD 和 VDDQ 功耗 |
| VPP | 2.5V | 1.8V | 電源效率 |
| Vref 輸入 | 1 — ADDR/CMD | 全部內建 | 改善 CMD/ADDR 訊號傳送 |
| 密度 | 2Gb, 4Gb, 8Gb, 16Gb | 8Gb*, 16Gb, 24Gb, 32Gb, 64Gb | 支援多種容量 |
| Bank Groups (BG) | 4 (x4,x8), 2 (x16) | 8 (x4,x8), 4 (x16) | 2倍的BG數量 |
| Banks / BG | 4 | 4 (8Gb = 2) | 同等效能，除了 8Gb 數量為 DDR4 的一半 |
| 排列 | x4/x8/x16 | x4/x8/x16 | x16 封裝有額外腳位 (96B→102B) |
| 分頁大小 (x4/x8/x16) | 512B/1KB/2KB | 1KB/1KB/2KB | D5 X4/X8 分頁大小相同 |
| 多工ADDR/CMD | 3 | 全部 | 腳位減少 |
| ADDR/CMD 輸入 | 24 | 14 | 2 循環 (ACT, RD*, WR*, MRW*, MRR*) |
| CKE AND ODT 輸入 | 必要 | ODT (用於 DM/DQ/DQS ODT) 和 CKE 腳位已移除，新增用於 CA ODT 的 CA_ODT 腳位 | DDR5 中的 DM/DQ/DQS ODT 指令編碼可減少腳位。CA_ODT 現在將 ODT 連至 CA 腳位。 |
| ACT_n 輸入 | 是，多工 RAS/CAS/WE | 否 | 腳位減少，由 CA0 處理 |
| 晶片內建 ECC | 不支援 | 必要 | 強化 RAS 功能 |
| ECC 透明度 | 否 | 是 | 支援 RAS |