| 講座名 | 場所 | 定員 | 開催日 | 締切日 |
|---|---|---|---|---|
| Migrating to the Vitis Unified IDE | 新横浜(hdLab) | 8 | 2025/9/9 | 終了 |
| Versal adaptive SoC:アーキテクチャ | オンライン | 12 | 2025/9/9 | 終了 |
| Embedded Systems Software Design Basic | 新横浜(hdLab) | 8 | 2025/9/10 | 終了 |
| Versal adaptive SoC:デザインメソドロジー | オンライン | 12 | 2025/9/11 | 終了 |
| Embedded Systems Software Design OS | 新横浜(hdLab) | 8 | 2025/9/12 | 終了 |
| Versal Adaptive SoC:ネットワーク オン チップ | オンライン | 8 | 2025/9/17 | 終了 |
| Vivado ロジック解析を使用したデバッグ 基礎編 | 新横浜(hdLab) | 12 | 2025/9/17 | 終了 |
| [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | オンライン | 12 | 2025/9/18 | 2025/9/8 |
| Verification with SystemVerilog | オンライン | 12 | 2025/9/18 | 2025/9/8 |
| Vivado Design Suite でのFPGA設計導入 | オンライン | 12 | 2025/9/18 | 2025/9/8 |
| VitisAIプラットフォーム | オンライン | 12 | 2025/9/24 | 2025/9/10 |
| デザイン クロージャ テクニック デザイン＆パワー | オンライン | 12 | 2025/9/24 | 2025/9/10 |
| タイミングクロージャテクニックPart1 | オンライン | 12 | 2025/9/25 | 2025/9/11 |
| タイミングクロージャテクニックPart2 | オンライン | 12 | 2025/9/26 | 2025/9/12 |
| Versal Adaptive SoC Workshop【講義と演習】 | 新横浜(hdLab) | 8 | 2025/9/30 | 2025/9/17 |
| Versal Adaptive SoC Workshop【演習のみ】 | 新横浜(hdLab) | 8 | 2025/9/30 | 2025/9/17 |
| ARTYを使用したMicroBlaze-v開発入門 | 新横浜(hdLab) | 8 | 2025/10/1 | 2025/9/18 |
| Yoctoを使用した組み込みLinux開発 | オンライン | 12 | 2025/10/1 | 2025/9/18 |
| Versal AI Engine 1: アーキテクチャとデザインフロー | オンライン | 8 | 2025/10/2 | 2025/9/19 |
| Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 新横浜(hdLab) | 12 | 2025/10/2 | 2025/9/19 |
| ZYBOを使ったカラーバー発生回路作成 | 新横浜(hdLab) | 8 | 2025/10/3 | 2025/9/24 |
| Zynq SoC システムアーキテクチャ | オンライン | 8 | 2025/10/9 | 2025/9/30 |
| Zynq UltraScale+ MPSoC Boot and Platform Management | 新横浜(hdLab) | 12 | 2025/10/9 | 2025/9/30 |
| UltraScale+デバイスからVersalアダプティブSoC への移行 | オンライン | 12 | 2025/10/15 | 2025/10/3 |
| [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | オンライン | 12 | 2025/10/16 | 2025/10/6 |
| Zynq UltraScale+ MPSoC システムアーキテクチャ | オンライン | 12 | 2025/10/16 | 2025/10/6 |
| Vivado Design Suite でのFPGA設計導入 | オンライン | 12 | 2025/10/20 | 2025/10/8 |
| OS and Hypervisors in Adaptive SoCs | 新横浜(hdLab) | 8 | 2025/10/21 | 2025/10/9 |
| Zynq SoC エンベデッドシステム開発 | オンライン | 12 | 2025/10/21 | 2025/10/9 |
| Versal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング | オンライン | 8 | 2025/10/23 | 2025/10/14 |
| FPGA向けRTL設計スタイルガイドセミナー | 新横浜(hdLab) | 12 | 2025/10/27 | 2025/10/16 |
| Vivado Design Suite でのUltraFast設計手法 | オンライン | 12 | 2025/10/28 | 2025/10/17 |
| Vitis HLSを使った高位合成 | オンライン | 12 | 2025/10/30 | 2025/10/21 |
| Vivado Design Suite でのインプリメント手法 | オンライン | 12 | 2025/10/30 | 2025/10/21 |
2025年9月11日時点
実施トレーニングカテゴリ
FPGAデバイス&ツール
FPGAが初めての方から大規模な回路設計をされる方までを対象としたコース群です。このカテゴリでは、デバイスアーキテクチャや設計手法を学習するコース群と開発ツールの使い方を学習するコース群に大別されます。
DSP
AMDのVivadoに含まれるHLSツールを使用したC言語による高位合成を学習するコースです。本コースはツールバージョンが古いため、”アドバンスコース”内のVitis関連の高位合成コースをお勧めします。
エンベデッド
Arm CPUコア内蔵のZynq-7000デバイスを設計するためのコース群です。デバイス内部構成、CPUハードウェア設計、ソフトウェア設計、Linux実装など各種コースがあります。また、AMDオリジナルCPUコアのMicroBlazeのコースもあります。
高速インターフェイス
AMDのPCI Expressコアをアプリケーションで使用する方法を学習するコースです。
アドバンスド
AMDの先進技術を学習するコース群です。
アドバンスドに含まれるカテゴリ
- Verasl関連（各種アーキテクチャ）
- Kria SOM関連
- エンベデッド関連（Zynq MPSoC関連、Zynq-7000アドバンス関連）
- Vitis関連（AI、アクセラレーション、高位合成、Zynq MPSoC等プラットフォーム作成）
HDLABトレーニング
AMDトレーニングを提供する認定トレーニングプロバイダであるエッチ・ディー・ラボ社のサイトです。