| 講座名 | 場所 | 定員 | 開催日 | 締切日 |
|---|---|---|---|---|
| ARTYを使用したMicroBlaze-v開発入門 | 新横浜(hdLab) | 8 | 2025/12/15 | 終了 |
| Migrating to the Vitis Unified IDE | 新横浜(hdLab) | 8 | 2025/12/16 | 終了 |
| Zynq SoC エンベデッドシステム開発 | オンライン | 12 | 2025/12/16 | 終了 |
| Versal Adaptive SoC:ネットワーク オン チップ | オンライン | 12 | 2025/12/17 | 終了 |
| デザイン クロージャ テクニック デザイン＆パワー | オンライン | 12 | 2025/12/18 | 終了 |
| タイミングクロージャテクニックPart1 | オンライン | 12 | 2025/12/22 | 終了 |
| ソフト＆ハード システム設計セミナー | 新横浜(hdLab) | 8 | 2025/12/23 | 終了 |
| タイミングクロージャテクニックPart2 | オンライン | 12 | 2025/12/23 | 終了 |
| Versal AI Engine: Quick Start | オンライン | 12 | 2026/1/14 | 2025/12/26 |
| Yoctoを使用した組み込みLinux開発 | オンライン | 12 | 2026/1/14 | 2025/12/26 |
| Vivado Design Suite でのFPGA設計導入 | オンライン | 12 | 2026/1/15 | 2026/1/5 |
| Vitis HLSを使った高位合成 | オンライン | 12 | 2026/1/20 | 2026/1/8 |
| [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | オンライン | 12 | 2026/1/22 | 2026/1/13 |
| AIE-ML v2 Architecture and Design Flow | オンライン | 12 | 2026/1/22 | 2026/1/13 |
| Embedded Systems Software Design OS | 新横浜(hdLab) | 8 | 2026/1/22 | 2026/1/13 |
| FPGA向けRTL設計スタイルガイドセミナー | 新横浜(hdLab) | 8 | 2026/1/27 | 2026/1/16 |
| Vivado Design Suite でのUltraFast設計手法 | オンライン | 12 | 2026/1/27 | 2026/1/16 |
| Zynq UltraScale+ MPSoC システムアーキテクチャ | オンライン | 12 | 2026/1/27 | 2026/1/16 |
| ARTYを使用したMicroBlaze-v開発入門 | 新横浜(hdLab) | 8 | 2026/1/29 | 2026/1/20 |
| Vivado Design Suite でのインプリメント手法 | オンライン | 12 | 2026/1/29 | 2026/1/20 |
| Kria KV260 入門 | 新横浜(hdLab) | 8 | 2026/1/30 | 2026/1/21 |
| UltraScale+デバイスからVersalアダプティブSoC への移行 | オンライン | 12 | 2026/1/30 | 2026/1/21 |
| Spartan UltraScale+ FPGA: Architecture | オンライン | 12 | 2026/2/3 | 2026/1/23 |
| Zynq UltraScale+ MPSoC ハードウェアデザイン | オンライン | 12 | 2026/2/3 | 2026/1/23 |
| Vivado Design Suite でのタイミング制約と解析 | オンライン | 12 | 2026/2/5 | 2026/1/27 |
| Vivado Design Suite でのタイミング クロージャ | オンライン | 12 | 2026/2/6 | 2026/1/28 |
| Designing with SystemVerilog | オンライン | 12 | 2026/2/9 | 2026/1/29 |
| ソフト＆ハード システム設計セミナー | オンライン | 12 | 2026/2/9 | 2026/1/29 |
| ZYBOを使ったカラーバー発生回路作成 | 新横浜(hdLab) | 8 | 2026/2/10 | 2026/1/30 |
| [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級 | オンライン | 12 | 2026/2/12 | 2026/2/2 |
| Vitis Model Composer | オンライン | 12 | 2026/2/12 | 2026/2/2 |
| Zynq SoC システムアーキテクチャ | オンライン | 12 | 2026/2/17 | 2026/2/5 |
| PCI Express デザイン | オンライン | 12 | 2026/2/19 | 2026/2/9 |
| Vivado Design Suite ツールフロー | 新横浜(hdLab) | 8 | 2026/2/19 | 2026/2/9 |
| Versal adaptive SoC: Quick Start | オンライン | 12 | 2026/2/25 | 2026/2/13 |
| Embedded Heterogeneous Design | オンライン | 12 | 2026/2/26 | 2026/2/16 |
| Embedded Systems Software Design Basic | 新横浜(hdLab) | 8 | 2026/3/3 | 2026/2/19 |
| Versal AI Engine 1: アーキテクチャとデザインフロー | オンライン | 12 | 2026/3/3 | 2026/2/19 |
| デザイン クロージャ テクニック デザイン＆パワー | オンライン | 12 | 2026/3/3 | 2026/2/19 |
| Embedded Systems Software Design OS | 新横浜(hdLab) | 8 | 2026/3/5 | 2026/2/24 |
| Versal adaptive SoC:アーキテクチャ | オンライン | 12 | 2026/3/5 | 2026/2/24 |
| Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門 | 新横浜(hdLab) | 8 | 2026/3/6 | 2026/2/25 |
| Vivado ロジック解析を使用したデバッグ 基礎編 | 新横浜(hdLab) | 8 | 2026/3/10 | 2026/2/27 |
| Migrating to the Vitis Unified IDE | 新横浜(hdLab) | 8 | 2026/3/11 | 2026/3/2 |
| OS and Hypervisors in Adaptive SoCs | 新横浜(hdLab) | 8 | 2026/3/12 | 2026/3/3 |
| タイミングクロージャテクニックPart1 | オンライン | 12 | 2026/3/12 | 2026/3/3 |
| タイミングクロージャテクニックPart2 | オンライン | 12 | 2026/3/13 | 2026/3/4 |
| Verification with SystemVerilog | オンライン | 12 | 2026/3/16 | 2026/3/5 |
| Zynq SoC エンベデッドシステム開発 | オンライン | 12 | 2026/3/16 | 2026/3/5 |
| [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級 | オンライン | 12 | 2026/3/18 | 2026/3/9 |
| Vivado Design Suite でのFPGA設計導入 | 新横浜(hdLab) | 8 | 2026/3/18 | 2026/3/9 |
| ソフト＆ハード設計実装セミナー | 新横浜(hdLab) | 8 | 2026/3/23 | 2026/3/11 |
| Kria KV260 入門 | 新横浜(hdLab) | 8 | 2026/3/24 | 2026/3/12 |
| Versal adaptive SoC:デザインメソドロジーPart1 | オンライン | 12 | 2026/3/24 | 2026/3/12 |
| Versal adaptive SoC:デザインメソドロジーPart2 | オンライン | 12 | 2026/3/26 | 2026/3/16 |
| Versal Adaptive SoC:ネットワーク オン チップ | オンライン | 12 | 2026/3/27 | 2026/3/17 |
| Zynq UltraScale+ MPSoC Boot and Platform Management | 新横浜(hdLab) | 8 | 2026/3/30 | 2026/3/18 |
2025年12月18日時点
実施トレーニングカテゴリ
FPGAデバイス&ツール
FPGAが初めての方から大規模な回路設計をされる方までを対象としたコース群です。このカテゴリでは、デバイスアーキテクチャや設計手法を学習するコース群と開発ツールの使い方を学習するコース群に大別されます。
DSP
AMDのVivadoに含まれるHLSツールを使用したC言語による高位合成を学習するコースです。本コースはツールバージョンが古いため、”アドバンスコース”内のVitis関連の高位合成コースをお勧めします。
エンベデッド
Arm CPUコア内蔵のZynq-7000デバイスを設計するためのコース群です。デバイス内部構成、CPUハードウェア設計、ソフトウェア設計、Linux実装など各種コースがあります。また、AMDオリジナルCPUコアのMicroBlazeのコースもあります。
高速インターフェイス
AMDのPCI Expressコアをアプリケーションで使用する方法を学習するコースです。
アドバンスド
AMDの先進技術を学習するコース群です。
アドバンスドに含まれるカテゴリ
- Verasl関連（各種アーキテクチャ）
- Kria SOM関連
- エンベデッド関連（Zynq MPSoC関連、Zynq-7000アドバンス関連）
- Vitis関連（AI、アクセラレーション、高位合成、Zynq MPSoC等プラットフォーム作成）
HDLABトレーニング
AMDトレーニングを提供する認定トレーニングプロバイダであるエッチ・ディー・ラボ社のサイトです。