当AI集群冲上1.6T：别只盯GPU，IP&E才是数据中心的“隐形总线”
2026年的智算中心圈，大家还在卷“GPU张数、HBM带宽、液冷PUE”。但实际在机柜交付那一刻，卡住进度的往往不是算力芯片，而是GPU→NIC/SuperNIC→Switch这条链路上那几根“不起眼”的线缆、连接器和Retimer。
随着800G部署提速，1.6T端口已在ToR/Leaf交换机上崭露头角，单通道速率迈向200G PAM4，板级走线的信号完整性裕量被压缩至极限。而“光进铜退”是长期趋势，当下真实部署情况是：机架内及相邻机架优先采用AEC（Active Electrical Cable），跨机柜排场景则交由可插拔光模块主导，CPO/NPO作为下一代演进方向正在头部厂商中加速验证。此趋势下，谁把IP&E和光电互连生态打通好，谁才能把“标称带宽”变成“有效吞吐”。
AEC与Retimer——中短距互联的“性能放大器”
AI集群规模的持续扩张，正带来一项日益严峻的物理层挑战：GPU与NIC/Switch之间的互联距离不断拉长，而信号速率也从56G PAM4演进至100G PAM4，并正向200G PAM4迈进。在此背景下，传统无源铜缆的衰减急剧加剧，有效传输距离被大幅压缩，已难以满足机柜内跨节点互联的链路裕量需求。
因此，中短距互联正从“无源”向“有源”加速演进。安富利基于Marvell DSP/Retimer打造的800G AEC有源电缆方案，支持高速PAM4信号的重定时、均衡与补偿，有效提升铜缆传输距离与链路稳定性，并适配OSFP、QSFP-DD等主流800G互连形态。
可插拔光模块与光互联——跨排互连的“带宽走廊”
AEC守住了机柜内和相邻机架的中短距阵地，但AI集群的规模远不止于此。跨机柜排的长距互连，以及ToR交换机上联Spine的链路，依然是可插拔光模块的绝对主场。
然而，随着1.6T端口加速上量，光模块的技术路线出现明显分化。传统带DSP的方案功耗在1.6T时代已攀升至25W甚至30W量级，散热成为机箱设计的硬约束。LPO（线性可插拔光模块）通过移除模块内的DSP/Retimer、将均衡交由主机SerDes承担，可大幅降低模块功耗；CPO（共封装光学）则将光学引擎推进到交换ASIC近旁，进一步缩短电通道、消除长距离PCB走线带来的损耗。两条路径的共同指向，是将每比特传输的功耗与延迟降下来——代价是更高的互通性要求、更严苛的主机SerDes能力门槛，以及更复杂的运维与校准流程。
无论走哪条路径，光模块内部的控制管理都在承受更高压力。AI数据中心带宽利用率普遍超过80%，一次万卡集群训练回滚损失可达数百万元，这对模块的可靠性和可维护性提出了极致要求。速率从800G走向1.6T，模块MCU的主频、存储容量和通信接口带宽必须同步升级。安富利的合作伙伴NXP推出了集成I3C功能的光模块控制MCU，搭载两颗Cortex-M33内核，运行频率为150MHz，SDR模式下速率可达12.5Mbps，为AI数据中心提供了高效、可靠的光互联底座。
高速背板连接器——机框背板的“信号铁轨”
当互联速率迈向112G PAM4并朝向224G代际演进时，信号完整性瓶颈从线缆延伸至背板连接器。信号经PCB走线抵达背板连接器时，阻抗不连续引发的反射损耗已成为制约系统误码率（BER）的关键因素之一。在1.6T端口密度下，触点间距持续微缩，串扰与插入损耗管控难度急剧上升。
这些挑战的叠加，使背板连接器成为AI集群高速互连中最为严峻的技术关口之一。安富利正将其对信号完整性的深度理解，转化为可落地的解决方案——面向112G PAM4代际，携手安费诺推广ExaMAX2背板连接器，并联合Molex推进面向112G应用的Impulse系列；而面向224G演进，安费诺的Paladin HD与Molex的新一代Inception系列则提供了从112G向224G升级的路径，为GPU集群和交换机实现高带宽、低时延互连提供物理层保障。
被动元件与供电——瞬态电流下的“稳压防线”
在数据中心的供电侧，AI处理器负载极重且动态变化剧烈，瞬时电流斜率（di/dt）可达数百乃至上千A/μs。这种极端瞬态响应远超PMIC（电源管理芯片）的闭环调节能力，在反馈环路生效前，核心电压即会发生显著跌落。为此，必须在GPU/TPU的电源分配网络（PDN）中就近部署高频特性优异的MLCC与大容量储能电容组成的多级并联架构。这些本地储能元件可在瞬态冲击下迅速释能，填补PMIC响应空窗期，确保核心电压轨稳定在严苛的容差范围内。
安富利供应一系列被动元件如采用新型阳极材料的大容量电容、聚合物钽电容等，能够有效提升AI加速卡在大电流瞬态下的供电鲁棒性。
算力芯片定义了性能的“天花板”，而IP&E则决定了它能否在极限负载下稳固不坠。从AEC铜缆到LPO光模块，从背板连接器到被动器件，这些看似边缘的“配角”，恰恰构成了1.6T时代数据流动的真实路基。
它们不占据算力规格表的中心位，却撑起了算力从芯片走向端口的每一寸通路。安富利所聚焦的，正是将这每一寸物理链路，都落到实处。
