ディープラーニング

自動車、産業、医療等の広い分野に於いて機械学習のニーズが高まっています。これまでは、ニューラルネットワークをCPU/GPUを使ったシステムで評価するR&Dでの研究フェーズが主たる要件でしたが、最近は研究成果の組込み機器への実装が求められるように成ってきました。自動車、産業、医療分野に於いては、消費電力に起因する放熱の考慮、デバイスの長期利用やシリコンリビジョン管理、データ取得から判断・判定までの遅延時間のクリティカル性の考慮が必要と成ってまいります。FPGAでのニューラルネットワーク実装はこれらの要件を全て対応が可能であり組込み分野での採用が伸びています。

アヴネットでは国内・海外パートナーと連携したソリューションを各種用意して、お客様のニーズに対応したものをご提供します。また、FPGAベースの機械学習を簡単に評価可能にするキットを用意しています。

PYNQプロジェクト

PYNQは、ザイリンクスのオープンソースプロジェクトです。ザイリンクスのZynq-7000 AP SoCデバイスやUltrasScale+ MPSoCデバイスを利用した組込みシステム設計を容易にします。ソフトウエア設計者は、Pythonの言語とライブラリを使用して、Zynq-7000 AP SoCのプログラマブルロジックとマイクロプロセッサの利点を利用して、以下の様な多くの組込みシステムを構築できます。

  • 並列ハードウェア実行
  • 高フレームレートビデオ処理&機械学習
  • ハードウェアアクセラレーションアルゴリズム
  • リアルタイム信号処理
  • 高帯域幅IO
  • 低遅延制御

PYNQ.ioが提供するコニュニティプロジェクトのリンクを以下に示します。
http://www.pynq.io/community.html

PYNQ GitHubページ

 

対応ボード: PYNQ-Z1, PNYQ-Z2, Ultra96


XILINX reVision スタック

reVISION スタックを利用することで、トレーニング済みのネットワークを取り入れて Zynq AP SoC や MPSoC に素早く実装して推論処理を実行できるため、これまでの複雑な設計段階を回避できます。SDSoC では DeePhi 社の ML IP/ライブラリと密接に統合できるため、reVISION はより高い生産性を実現できます。

  • 機械学習アプリケーションを構築するための完全なソフトウェア スタック
  • ハードウェアに最適化されたレイヤーをサポート
    Conv, ReLU, Pooling, Dilated conv, Deconv, FC、Detector & Classifier, SoftMax, ect
  • Caffe の相互運用性により、ネットワーク定義や学習済みの重み (trained weights) を示すprototxt ファイルからのポーティングが容易
  • AlexNet, GoogLeNet, Resenet, Yolo, SSD, Densebox, SqueezeNet, FCN, FPN などの幅広いネットワーク トポロジーに対応する、最適化されたリファレンス モデルを利用可能

各種リファレンスデザインはこちらよりアクセス可能です。
https://japan.xilinx.com/products/design-tools/embedded-vision-zone.html#design

 

対応ボード: ZCU102, ZCU104, ZCU106, Ultra96


適応型機械学習アクセラレーション

ザイリンクスMLスイートにより、開発者は加速されたML推論を最適化および展開できます。Amazon AWSを利用してCaffe、MxNet、Tensorflow、Python、RESTful APIなどの、多くの一般的な機械学習フレームワークをサポートしています。また、ザイリンクスのアクセラレーションカードを利用することでオンプレミスでの評価も可能です。

  • xfDNNコンパイラ/オプティマイザ - オートレイヤ融合、メモリ最適化、フレームワーク統合
  • xfDNN量子化、自動モデル精度のINT8キャリブレーションによるパフォーマンスの向上
  • プラットフォーム - オンプレミスまたはクラウドサービスを通じて導入可能

各種リファレンスデザインはこちらよりアクセス可能です。
https://github.com/Xilinx/ml-suite

対応ボード: Alveo


FPGA向けのDeep Learning統合開発環境 GUINNESS

GUINNESS 統合開発環境は国立大学法人 東京工業大学 工学院 情報通信系 中原啓貴准教授 様が開発されたディープラーニング統合開発環境です。GUINNESS統合開発環境を使ったニューラルネットワーク開発では、FPGA開発に必要なHDL言語記述を行わず、ニューラルネットワーク開発(中間データ確認・修正は)が可能です。これによりソフト設計者は、ハード・ソフト開発の専門知識を持たずにニューラルネットワーク設計を始めることができます。

  • オープンソースのDeep Learning統合開発環境
  • バッチ正規化の導入で2値化/固定小数点ネットワークの精度向上
  • GUIを操作するだけで学習・FPGA用の回路合成が可能
  • Chainer等 Pythonベース フレームワーク利用可能
  • FPGA実装に最適な ニューラルネットワークをC言語で自動生成
  • C言語ハードウェア展開の最適ネットワーク化指示子(Pragma)を自動指定
  • 統合環境が FPGA搭載用bit Streamを生成 * SDSoC 利用

評価版は此方よりアクセス可能です。
https://github.com/HirokiNakahara/GUINNESS

対応ボード: ZedBoard, ZC702, ZYBO, ZCU102

 

製品のお問い合わせ

製品の購入や仕様に関するお問い合わせはこちらから。

お問い合わせ