2018-11 Xilinx Seminar Image Processing DE

Display portlet menu

Image Processing Solutions for Xilinx Seminar

20 Sep 2018 - 22 Nov 2018

Germany, Multiple Dates / Locations


Ein Anwendungsgebiet, in dem FPGAs, SoCs und MPSoCs sehr erfolgreich eingesetzt werden, ist die Bildverarbeitung. Doch der Einstieg in die Bildverarbeitung mit diesen Bausteinen kann einige Hürden aufweisen, die gemeistert werden müssen. Es gibt jedoch von XILINX einige Designtools, die uns bei der Entwicklung von Bildverarbeitungssystemen helfen können. Bereits vorhandene IP Cores können aus dem Vivado IP Katalog ausgewählt werden oder wir können mit Hilfe von Vivado HLS oder SDSoC schnell in C/C++ programmierte Algorithmen aufbauen und für ein FPGA synthetisieren.

Des Weiteren stehen uns in der Vivado High Level Synthesis auch einige OpenCV Funktionen zur Verfügung, die für die Implementierung im FPGA, SoC oder MPSoC optimiert wurden. Dieses Seminar gibt einen Überblick in die Bildverarbeitung auf XILINX FPGAs, SoCs und MPSoCs. Zuerst werden die bereits in Vivado vorhandenen Image Processing IP Cores besprochen, die für die Erstellung von Bildverarbeitungssystemen verwendet werden können.

Weiterhin wird diskutiert, wie wir mittels Vivado HLS eigene Video IPs aufbauen können und es wird gezeigt wie vorhandenen OpenCV Funktionen in ein HLS designintegriert werden können. Dabei wird auch auf den Softwareentwickler eingegangen, der mit Hilfe der High Level Synthese und dem SDSoC Tool in der Lage ist C/C++ Software Algorithmen auf FPGA Hardware zu beschleunigen. Das Seminar ist praktisch aufgebaut und es wird in Beispielen gezeigt wie ein Kamerasystem mittels fertiger IP und HLS IP cores aufgebaut werden kann.

Termine

  • 20.09.18 - München
  • 22.11.18 - Stuttgart

Anwendbare Technologien
7-Series Families oder neuere

Vorraussetzungen

  • Grundkenntnisse der FPGA-Technologie sind hilfreich
  • Grundkenntnisse von Vivado sind hilfreich
  • Grundkenntnisse VHDL
  • Grundkenntnisse C/C++ sind hilfreich

Agenda

  • Introduction
  • Overview
  • Available IP Cores for Image Processing
  • Camera Interface Overview
  • Vivado HLS and SDSoC for Image Processing
  • Demo

Contact

Alexander Friebe
(Supplier Line Manager XILINX)
Email: Alexander.Friebe@avnet.eu

Register now

2018-11 Xilinx Seminar Image Processing DE

Display portlet menu

RELATED EVENTS

Avnet Silica & Xilinx SpeedWays

MiniZed SpeedWay Design Workshops™

20 Feb 2018 - 31 Dec 2018
pan-European, Multiple dates / locations

The MiniZed SpeedWay Design Workshops presented by Avnet Silica help engineers jump-start the development of single-core Xilinx Zynq-7000 All Programmable SoC devices using the Avnet MiniZed Zynq SoC development kit.

Avnet Silica and Microchip Seminar

Cloud in 10 Minutes based on AE-Cloud1 Kit

28 Nov 2018 - 28 Nov 2018
Dortmund, Germany

In this one-day workshop, you will learn how Renesas Synergy accelerates the development of complex embedded apllications with the Synergy Enterprise Cloud Toolbox. (More details in German).

Avnet Silica and Microchip Seminar

Microchip SAMA5 SOM hands-on training

09 Oct 2018 - 15 Nov 2018
Multiple dates / locations

Avnet Silica and Microchip are pleased to invite you to the first European training sessions for the SAMA5D2 System-on-Module.